Page 29 - eAC20310_數位邏輯設計 台科大版_課本PDF
P. 29
101010110001100101010110101010101010111010111111100000110011100001110001111000010101010
001110100101010101100011001010101101010101010101110101111111000001100111000011100011110
00010101010001110100101010101100011001010101101010101010101110101111111000001100111000
011100011110000101010100011101001010101011000110010101011010101010101011101011111110000
01100111000011100011110000101010100011101001010101011000110010101011010101010101011101
011111110000011001110000111000111100001010101000111010010101010110001100101010110101010
Chapter 1
101010111010111111100000110011100001110001111000010101010001110100101010101100011001010
101101010101010101110101111111000001100111000011100011110000101010100011101001010101011
000110010101011010101010101011101011111110000011001110000111000111100001010101000111010
010101010110001100101010110101010101010111010111111100000110011100001110001111000010101
重點掃描
1-1 1. 類比表示法是連續的數量表示法。數位表示法是由不連續的「單位量」所構成。
1-2 2. 自然界的物理量都是類比的。
3. 數位系統具有可規劃、儲存、易於調整的優點，且不易受元件特性變動而影響。
1-3 4. 數位信號只有高準位「1」與低準位電壓「0」兩種。
5. TTL 電源為 5V。電壓在 0.8V 以下（0～0.8V）為邏輯 0，在 2.0V 以上（2.0～
5.0V）為邏輯 1。
6. CMOS 電壓在 0.3V DD 以下（0～0.3V ）為邏輯 0；在 0.7V DD 以上（0.7V DD ～
DD
V ）為邏輯 1。
DD
7. 脈波信號的電壓準位高於 V 屬邏輯 1，低於 V 屬邏輯 0。電壓準位由 0 上升
IH
IL
到 1 為脈波的正緣；由 1 變為 0，則稱為負緣。
1-4 8. 可程式邏輯元件可概分為 SPLD、CPLD 及 FPGA 三種。其中 FPGA 因可在電
路板上直接載入資料更新規劃，常被用於產品設計實驗與原型機製作。
9. 數位積體電路內含 1 到 12 個邏輯閘者屬小型，內含 13 到 100 個邏輯閘者屬中型，
100 個以上者為大型積體電路。
10. 一般實習所用的 IC 為雙排並列包裝（DIP），其腳距為 0.1 吋；微電腦主機板
中可自行更換的 Pentium 微處理器，則為針網陣列（PGA）包裝。
11. 雙極性的電晶體邏輯族因其電晶體極間電容較小，故速度較快；但單極性 IC 的
製作密度高，故在一般大型、超大型與極大型積體電路（LSI、VLSI 與 ULSI）
的製作上都以 MOS 及 CMOS 邏輯族為主。
12. ECL 是速度最快，消耗功率最大的邏輯族。CMOS 速度最慢，但消耗功率最低。
19
