Page 18 - eAC20310_數位邏輯設計 台科大版_課本PDF

數位邏輯設計

2 互補式金屬氧化物半導體邏輯

傳統 CMOS（complementary metal-oxide semiconductor）IC 的電源供應
有 V DD 與 V 兩端，使用時只要 V DD 大於 V 在 3 ～ 18V 即可正常工作。如圖 1-5(b)
SS
SS
所示，設其電源端電壓 V = V ，而 V = 0V，則輸入電壓在 0.3V DD 以下稱為
DD
SS
DD
邏輯 0（即 V ≦ 0.3V ），在 0.7V DD 以上為邏輯 1（即 V IH ≧ 0.7V ）（註）。
DD
DD
IL
其中，0.3V DD 到 0.7V DD 間之電壓帶是不允許存在的。

TTL 與 CMOS 的邏輯準位比較，如表 1-1 所示。

表 1-1 邏輯準位比較表

電壓 邏輯族 TTL CMOS
項目
V DD
電源電壓 V = 5V
CC
V = GND
SS
V （邏輯 1 準位） 2.0V 以上 0.7V DD 以上
IH
V （邏輯 0 準位） 0.8V 以下 0.3V DD 以下
IL

現有數位積體電路種類雖多，但在使用上大都是以 TTL 及 CMOS 為主。今在

CMOS 製作技術不斷的改良下，與 TTL 完全相容的產品亦不斷推出，在邏輯準位的

規定上，大都改以 TTL 為準。詳細的電氣特性請參考《數位邏輯設計實習》或各公

司（如德州儀器 Texas Instrument 與美商 RCA 公司等）數位 IC 資料手冊。

註 CMOS，若採雙電源，以 V DD = + 5V、V SS = – 5V 為例，則輸入電壓
在 – 2V 以下為邏輯 0（即 V IL ≦ [ 0.3 ( V DD – V SS ) + V SS ] ≦ { 0.3 [ 5 – ( – 5 ) ] + ( – 5 ) } ≦ – 2V），

在 + 2V 以上為邏輯 1（即 V IH ≧ [ 0.7 ( V DD – V SS ) + V SS ] ≧ + 2V）。

1-3.2 脈波信號

數位電路所處理的邏輯信號常會引入一種 0 與 1 快速交變的脈波，如圖 1-6 所示。

其中，BC 與 FG 段因電壓準位高於 V 屬邏輯 1 狀態；DE 與 HI 段因電壓準位低於
IH
V ，故為邏輯 0 狀態。再者，電壓準位由 0 上升到 1 的 AB 及 EF 段稱為脈波的正緣
IL
（positive edge）或前緣。而在電壓準位由 1 變為 0 處的 CD 與 GH 段，則稱為負緣

（negative edge）或後緣。

8