Page 17 - 數位邏輯設計升學寶典

Chapter 1 數位邏輯基本概念 9

十
九 PLD 依其內部結構來分類，大致可分為下列三大類

1 簡單型 PLD（SPLD，simple PLD）
通常為二層的 AND-OR 邏輯陣列，SPLD 包含 PAL、EPLD、GAL、PEEL 等，由於不能在

電路上隨時規劃（ISP，In System Program），且可設計的容量不多，已逐漸被支援 ISP 的
CPLD 及 FPGA 所取代。

種類 AND 陣列 OR 陣列 特性

PROM 固定 可規劃 只能規劃一次。
常 可規劃 固定 為 PLD 最早的產品，只能燒錄一次，價格便宜。

考 PAL
PLA 可規劃 可規劃 AND 與 OR 陣列皆可規劃，使用較為彈性。

應用 CMOS EPROM 技術，須用紫外光抹除，故
EPLD 可規劃 固定
可重複燒錄。

補 GAL 可規劃 固定 應用 EEPROM 技術，使用電子方式清除資料，故
充 可重複燒錄。

內部結構與 GAL 相似，可重複燒錄 1000 次以上，
PEEL 可規劃 固定
壽命長。

2 複雜型 PLD（CPLD，ComplexPLD）
內部除了具有 AND 閘陣列、OR 閘陣列外，尚具有眾多正反器，為一種整合性較高的邏輯元件，
因此具有可靠度增加、性能提升、印刷電路板（PCB）面積減少及成本降低等優點，內部使用
Flash ROM 或 EEPROM 結構居多；具有可重複程式化的優點。

3 現場可規劃閘陣列（FPGA，Field Programmable Gate Array）
FPGA 基於查表（look up table，LUT，其實就可程式化的組態記憶體）的結構，多為 SRAM
結構居多，具有可重複程式化的優點，且元件密度為三者中最高，暫存器（正反器組成）眾
多，常用於 10,000 閘以上的大型設計，適合做複雜的時序邏輯，如數位訊號處理（DSP，
Digital Signal Process）、I/O 介面控制、資料路徑傳輸控制（高速 HUB）、PCI 介面控制等；
而 Xilinx 公司（目前已被超微 AMD 收購）則是 FPGA 的發明者。

二
十 目前常用的數位硬體描述語言有

1 VHDL（Very high speed integrated circuit Hardware Description Language）；
2 Verilog-HDL；

3 AHDL（Altera 公司自行提供的，目前 Altera 公司已被英特爾 Intel 公司收購）等。

其中 VHDL 與 Verilog-HDL 先後成為 IEEE（國際電機電子工程協會）所認可的語言。