Page 18 - 數位邏輯設計升學寶典

10 數位邏輯設計

老師引導 6

Ϟᗫ PALePLAeSPLDeCPLD ʿ FPGA ʕdɨΐાࠑО٫ ፹Ⴌkc(A) PAL ၾ PLA ѩ
̙၈މɓ၇ᔊఊۨ PLD€SPLDjSimple PLDc(B) CPLD ͟εࡈዹͭٙᜌ፨ਜ෯€logic

blockଡ଼Υc(C) SPLD ̙ίཥ༩ɪᎇࣛ஝ྌc(D) FPGA ՈϞ௰৷ᜌ፨ཛྷ࢙ඎf
解 C (1) SPLD（PAL、PLA）不支援線上燒錄（ISP，In System Program）的功能，只有 CPLD、FPGA
才支援。
(2) 就容量大小而言，FPGA > CPLD > SPLD。

學生練習 6.1

ɨΐ࿁׵̙೻όᜌ፨ʩ΁€Programmable Logic DeviceٙાࠑdО٫͍ᆽkc
A PROM ၾ PAL ே̙ࠠል஝ྌdPLA ̥ঐ஝ྌɓϣc B PROM ʕٙ AND ཛྷ৬ΐ
ၾ OR ཛྷ৬ΐѩމ̙஝ྌٙഐ࿴c C PLA ʕٙ AND ཛྷ৬ΐމʔ̙஝ྌٙഐ࿴dOR

ཛྷ৬ΐމ̙஝ྌٙഐ࿴c D PAL ʕٙ AND ཛྷ৬ΐމ̙஝ྌٙഐ࿴dOR ཛྷ৬ΐމ
ʔ̙஝ྌٙഐ࿴f
答

學生練習 6.2

Ϟᗫ̙೻όᜌ፨ʩ΁d߰˸ AND ৬ΐၾ OR ৬ΐ஝ྌ˙όԸʱᗳdɨΐાࠑО٫͍
ᆽk A PROM މ AND ৬ΐʔ̙஝ྌdOR ৬ΐ̙஝ྌc B PAL މ AND ৬ΐʔ̙
஝ྌdOR ৬ΐ̙஝ྌc C PLA މ AND ৬ΐʔ̙஝ྌdOR ৬ΐ̙஝ྌc D PAL

މ AND ৬ΐ̙஝ྌdOR ৬ΐ̙஝ྌf
答

學生練習 6.1 (D) 6.2 (A)
答 案
詳解請掃章首 QR-code