Page 8 - AD02307_數位邏輯含實習升學寶典

俪∴塄∡

P3-22 1
正、負邏輯 系統 下的邏輯 閘 互換。 範例
正邏輯 負邏輯
AND OR
OR AND
NAND NOR
NOR NAND

XOR XNOR
XNOR XOR

規P3-24 範例 1
格：
TTL （電晶體電晶體邏輯）的電壓
V IH 2.0V
高位準輸入電壓
V IL 0.8V
低位準輸入電壓
V OH 2.4V
高位準輸出電壓 （ 典 型輸出電壓 為 3.4V ） 約
V OL 0.4V （ 典 型輸出電壓 約 為 0.2V ）
低位準輸出電壓
P3-26 2-1
（V NM ） 改 變邏輯 的輸出位準下，邏輯 閘 閘 之 練習 、
限
雜訊
邊
：在不
P4-42 2
輸入端所能 承受 （ 容忍 ）的最大 電壓，其定義為： 雜訊 範例
限 V （min ） V IH （min ）
雜訊 NH = V OH
邊
高位準
限 V
低位準 邊 雜訊 NL = V IL （max ） V OL （max ）
值
不
者
兩
時，取其較低
。
同
P3-27 3
扇 出數：一個邏輯 閘 的輸出端可以 推 動的邏輯 閘 輸入端 數 總 範例
目，其定義為：
N H
高 態 的 扇 出數（ ）
N H = I OH max
I IH max
N L ）
的
態
低
出數（
扇
N L = I OL max
I IL max

N H 與 N L 兩 者 不 同 時， 出數取其較低 。 值
扇
TTL IC 家族 的比較：

若以工作
傳遞
延遲時間的
的
換速
交
度快慢
（
74AS ＞ 74S ＞ 74ALS ＞ 74H ＞ 74LS ＞ 74 長短 ）依 序 為
＞ 74L
為
若以消耗功率的大小依
74H ＞ 74S ＞ 74 ＞ 74AS ＞ 74LS ＞ 74ALS ＞ 74L 序