Page 14 - AD02307_數位邏輯含實習升學寶典

俪∴塄∡

P6-43 1、P6-44 2 、P6-45 3
多 工器與 工的 解多差別 ： 範例 範例 範例
M 線對 1 線 多 工器 1 線對 M 線 解多 工器

A 、B ）， 誰 大、 P6-57 範例 1
是一種能
就夠
比較兩個二進位數（
比較器
者
誰 小、或 兩 者 相等的電路。
一位元的比較器
符 號（方 ） 塊圖 真 值 表
輸出
A 輸入 B L A < B E A = B G A > B
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0

電路 輸出 布林函 數
L = AB
E = A B + AB = A B
G = A B

7485 的 IC P6-58 2
制式比較器 編號 ─ 範例
4 序 LSB
為兩組 位元的比較器，由 MSB （最高有效位元） 開始 比較，依 比較至
3 有 3
；
別
（最低有效位元） 個輸出端分 為 A>B 、A=B 、A< B 。 另 ， 尚 個 串
的 7485
級 輸入端，用以 接 更多 串 組成 更多位元的比較器。
PLD 的優點： 保 密 性 時效性
工作速 度提降低成 高 本
可靠 度增 加 設計與 維護容易。
P6-68 1
構
PLD （可程式邏輯元件）以其 內 部結 來分類，大 可 致 範例
分為三大類：
PLD ISP
簡單型 （SPLD ）： 內 部 容 量最少 且 不能在電路上 隨 時 規 劃（ 即 不 支援
功能）。
型 PLD SPLD ISP
複雜 （CPLD ）： 內 部 容 量較 大 很多 ， 且支援 功能， 內 部結 構
EEPROM 或 Flash ROM
大 多 具有 的特性。
內 PLD
可劃
現場 規 閘陣列 （FPGA ）可程式邏輯元件： 部 容 量是 中最高， 且支援
ISP 功能， 部結 構 大 具有 SRAM 的特性。
內多